Nama : Gaitsha Azzahra Devitrya

Kelas : 2A-TNK

NIM : 23344012

Minggu : 10


Tanggal : Rabu, 30 Oktober 2024

RANGKAIAN SEKUENSIAL SINKRON MEALY DAN MOORE

Teori 09 :


Rangkaian sekuensial berarti output rangkaian tergantung dari keadaan rangkaian sebelumnya dan membutuhkan elemen penyimpsn berupa flip-flop. Rangkaian bersifat sinkron karena berperilaku rangkaian dibangkitkan oleh transisi sumber detak yang sama, yaitu sinyal clock. Rangkaian sekuensial sinkron dirancang menggunakan diagram FSM (Finite State Machine) atau mesin keadaan terbatas sehingga disebut rangkaian FSM.

Rangkaian FSM ini tersusun atas bagian kombinasional dan bagian sekuensial. Contoh dari model FSM adalah model Moore and Mealy. Rangkaian sekuensial sinkron merupakan rangkaian yang menggunakan sinyal clock untuk mengontrol operasi rangkaiannya. Transisi clock aktif menunjukkan transisi clock yang menyebabkan perubahan state. Transisi bisa positif/negative, transisi positif adalah ketika state dievaluasi saat transisi clock naik dari 0 ke 1. Transisi negative adalah ketika state dievaluasi saat transisi clock turun dari 1 ke 0 dan direalisasikan menggunakan rangkaian kombinasional dan setidaknya satu buah flip-flop. Ciri Khas SM yaitu rangkaian memiliki kemamouan menyimpan state keluaran sesaat sebelumnya.



Mealy Machine: model umum SM Dimana state output brgantung pada state input dan state sekarang (Present State). Rangkaian Mealy merespons input dengan menghasilkan output pada saat perubahan status internal dan input.


Moore Machine: model penyederhanaan model mealy dimana state ooutput hanya bergantung pada state sekarang (Present State).



Aturan 1 Diagram State:

- Penjumlahan (logika OR) semua kombinasi variabel input yang keluar dari suatu state harus sama dengan '1'.
- Rancang rangkaian logika kombinasional output dengan masukan berupa Present State (Mealy: ditambah Input State). Bila menggunakan K Map, maka ordenya adalah sama dengan banyak variabel state (Moore Machine) atau variabel state ditambah banyak variabel input yang menentukan output (Mealy Machine)
- Rancang rangkaian logika kombinasional pembentuk Next State. Bila menggunakan K-Map, maka pada dasarnya ordenya adalah sama dengan banyak variabel state ditambah banyak variabel input.


Mealy Machine Model




Present state	Input x = 0	Input x = 1
A	$B/1$	$C/0$
B	$B/0$	$A/1$
C	$A/0$	$C/0$

Next state/output
(b)

Mealy Machine Timing Diagram -- Example 8.1




Moore Machine Model



Present state	Input x = 0	Input x = 1	Outputs
W	Y	X	0
X	X	Y	1
Y	X	W	0

(b)


Moore Machine Timing Diagram -- Example 8.2



Lab 10:


1. Rangkaian Sikuensial Random Counter dengan Output :

   0 0 0 – 1 0 0 – 1 1 1 – 0 1 0



2. Rangkaian Sikuensial Random Counter dengan Output :

   0 0 0 – 1 0 0 – 1 1 1 – 0 1 0 , dengan penyederhanaan menggunakan 2 JK-Flip Flop



3. Rangkaian Sikuensial Random Counter dengan Output :

   Mode (0) : 1 0 0 – 0 1 0 – 1 0 1 – 0 1 1 – 0 0 1

   Mode (1) : 1 0 0 – 1 0 1 – 0 0 1 – 0 1 1 – 1 1 0

